-
Notifications
You must be signed in to change notification settings - Fork 0
sreg‐concat‐left
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Construcción de registros de desplazamiento por la izquierda
- Descargas
- Descripción
- Principio de construcción de registros de desplazamiento por la izquierda
- Registro de desplazamiento de 3 bits
- Evolución del estado
- Diagrama de estados
- Cronograma
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
En esta ficha se describe cómo construir un registro de desplazamiento de 3 bits a partir de uno de 2 bits mediante la regla de añadir un biestable por la izquierda
Aunque esta regla se está aplicando a un ejemplo concreto, nos sirve para generalizarla y enunciar el Principio de construcción de registros de desplazamiento por la izquierda
Si tenemos un registro de desplazamiento de n bits, y le añadimos un biestable del sistema en serie por la izquierda, entonces construirmos un registro de desplazamiento de n+1 bits
Este es el principio que utilizamos para construir registros de desplazamiento de cualquier número de biestables. Partimos del Circuito shift-reg2, le aplicamos este principio y obtenemos el registro de desplazamiento de 3 bits. Repiendo el proceso, obtenemos registros de desplazamiento de 4, 5, 6 ... y n bits
Como ejemplo, en esta ficha se construye un registros de desplzamiento de 3 bits. Los bits entran por su entrada serie y se desplazan hacia la derecha hasta que llegan a su salida serie. Como tiene 3 biestables, introduce un retraso de 3 ciclos
El registro de desplazamiento de 3 bits es un tablero de 3 casillas. Por la entrada serie puede entrar cualquier bit. En este ejemplo supondremos que llegan los bits genéricos a, b y c a partir del ciclo 0. Tras ellos sólo se reciben ceros
Al cabo de 3 ciclos desde el Bit Bang, el registro de desplazamiento almacena el valor cba, y por su salida serie sale el bit a. En el siguiente ciclo (ciclo 4) sale el bit b, en el quinto ciclo sale el bit c y en el ciclo64 el registro llega al estado final (que es el mismo que el inicial)
Este es el diagrama de estados de la evolución del estado anterior: un registro de desplazamiento de 3 bits al que le llega por la entrada los bits a, b y c, en ese orden, y tras ello todos ceros
En esta figura se mustra el cronograma cuando la señal de entrada es la misma que la del diagrama de estado
- Principio de construcción de registros de desplazamiento por la izquierda: Si tenemos un registro de desplazamiento de n bits, y le añadimos un biestable del sistema en serie por la izquierda, entonces construirmos un registro de desplazamiento de n+1 bits
- Registro de desplazamiento de 3 bits. Como ejemplo del principio de construcción de registros de desplazamiento por la izquierda se crea un registro de desplazamiento de 3 bits
- Colección iceFF: Colección para Icestudio. Biestables
- Tablero de juego y bucles espaciales. En el Cuaderno técnico CT18 de FPGAs Libres: Fundamentos. Sistema unario
- Juan González-Gómez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basic🟡
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basic🟡
- concat-sreg2-sreg2
- sreg-04-sys-sr-basic🟡
- unary-ii🔵
- unary-iii
- unary-n🔴
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-wait🔵
- unary-ii-wait2🔵
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3🔵
- unary-mod4
- unary-modn
- unary-mod2🔵
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2🟡
🚧 TODO 🚧
- 🟡: Nuevo bloque introducido
- 🔵: Circuito importante
- 🔴: Presentación de limitaciones y retos a superar