unary‐prescaler1:3
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Divisor del reloj del sistema entre 3
- Descargas
- Descripción
- Prescaler 1:3
- Principio del prescaler 1:3
- Árbol de relojes
- Señal periódica
- Fase inicial
- Evolución del estado
- Diagrama de estado
- Cronograma
- Medición con el analizador lógico
- Ciclo de trabajo
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
- Circuito Icestudio: prescaler1_3.ice
- Ficha circuito: (SVG) (PDF) (PNG)
Este circuito genera una señal de salida cuya frecuencia es la tercera parte de la de entrada. Es decir, que divide la frecuencia del reloj del sistema entre 3:
Para generar esta señal se utiliza un contador unario módulo 3. Por eso el circuito es similar a unary-mod3 tomando como salida el bit de la derecha
La cuenta que realiza el contador comienza con un valor inicial, que es 00 por defecto. Tiene esta pinta:
- Valor inicial
00: 00-10-11-00-10-11... - Valor inicial
10: 10-11-00-10-11-00... - Valor inicial
11: 11-00-10-11-00-10...
Este valor inicial determina la fase inicial
Definimos un prescaler 1:3 como un circuito que genera a su salida una señal con frecuencia igual a la tercera parte de la del reloj del sistema. Los pulsos que genera esta señal son tics: tienen una anchura igual al periodo del reloj del sistema
- Para generar una señal de frecuencia Fsys/3 hay que utilizar un contador unario módulo 3, y tomar como salida la del biestable de la derecha
Mediante el circuito prescaler1:3 obtenemos la señal de frecuencia Fsys/3, que en el caso de la Alhambra-II es de 4Mhz. Así es como queda el árbol de relojes
Según vayamos creando nuevos prescalers, este árbol irá creciendo, y cada vez podremos generar más señales de temporización
La señal generada tiene un periodo de 3 ciclos. Si partimos del oscilador genérico, lo dividimos en 3 sectores iguales, uno por ciclo. Con esto obtenemos las fases donde la señal cambia de ciclo: φ=0, φ=120 y φ=-120
Esta es la función digital:
En esta figura se muestra la representación gráfica. El oscilador es continuo y va girando en sentido antihorario. Según entra en los diferentes sectores la función toma los valores digitales correspondientes 0 ó 1
El oscilador puede comenzar en los valores 00, 10 y 11, que se corresponden con las fases iniciales
Esta es la evolución del estado del circuito, en función de la fase inicial del oscilador
El diagrama de estados es el mismo que unary-mod3. La diferencia está en el valor inicial, que determina el punto de arranque y por tanto el valor de la señal en el instante inicial
Estos son los cronogramas de las 3 señales que se se generan en función de la fase inicial
Esta es la medición del circuito cuando el valor inicial es 00 (Fase 0). se comprueba que efectivamente la señal de salida es de 4MHZ
- Medición de la señal con el valor inicial
10(Fase 120)
- Medición de la señal con el valor inicial
11(Fase -120)
Comprobamos que la frecuencia de todas las señales es la misma: 4Mhz (con independencia de la fase inicial)
El ciclo de trabajo de todas las señales es el mismo: del 33%, con independencia de la fase inicial
- Recursos consumidos cuando INI=
00o INI=10:
| Recurso | Cantidad | Máximo | Descripcioin |
|---|---|---|---|
| LC | 4 | 7680 | Celdas lógicas |
| IO | 2 | 256 | Bloques de E/S |
- Recursos consumidos cuando INI=
11
| Recurso | Cantidad | Máximo | Descripcioin |
|---|---|---|---|
| LC | 5 | 7680 | Celdas lógicas |
| IO | 2 | 256 | Bloques de E/S |
-
Prescaler 1:3: Circuito que obtiene una señal con frecuencia de salida igual a la tercera parte de la del sistema:
$F_{out}=\frac{F_{Sys}}{3}$ - Principio del prescaler 1:3: Para generar una señal de frecuencia Fsys/3 hay que utilizar un contador unario módulo 3, y tomar como salida la del biestable de la derecha
- iceGates: Colección de Icestudio con puertas lógicas
- Colección iceFF: Colección para Icestudio. Biestables
- Cuaderno ténico CT18 de FPGAs Libres: Fundamentos. Sistema unario
- Juan González-Gómez (Obijuan)
